Theses

Offered Master's and Bachelor's thesis topics

  • Graphical user inferface frontend for existing side-channel analysis toolkit (contact)
  • Implementation of different side-channel attacks (e.g. Correlation Power Analysis, Mutual Information Analysis,...) and experimental evaluation (contact)
  • Implementation of template side-channel attacks and experimental evaluation (contact)
  • Using artificial intelligence for side-channel analysis and experimental comparison with traditional approaches (contact)
  • Post-quantum cryptography in hardware (contact)
  • Static power analysis attack (contact)
  • Acceleration of WTFHE (Torus Fully Homomorphic Encryption) using GPU (contact)
  • Acceleration of WTFHE (Torus Fully Homomorphic Encryption) using FPGA (contact)
  • Attacking VeraGreg scheme using EMA (contact)
  • Attacking VeraGreg scheme using CPA/DPA (contact)

Defended theses

  • Tomáš Balihar: Influence of Synthesis Parameters on Vulnerability to Side-Channel Attacks  / Vliv syntézních parametrů na odolnost vůči útokům postranními kanály (M, 2020)
  • Ondřej Semrád: Fast data-acquisition tools for side-channel analysis in FPGA  / Nástroje pro rychlé pořizování dat při analýze postranními kanály na FPGA (M, 2020)
  • Petr Moucha: Dummy and multiple rounds countermeasure of PRESENT cipher in FPGA / Ochrana šifry PRESENT prostřednictvím falešných a vícenásobných rund na FPGA (B, 2020)
  • Jan Říha: Implementation and Effectiveness Evaluation of the VeraGreg Scheme on a Low-Cost Microcontroller / Implementace a vyhodnocení efektivity schématu VeraGreg na nízkonákladovém mikrokontroléru (M, 2019)
  • Jan Brejník: Side-channel attack countermeasures based on dynamic reconfiguration of FPGA / Obrany proti útokům postranními kanály založené na dynamické rekonfiguraci FPGA (M, 2019)
  • Petr Socha: Software toolkit for side-channel attacks / Programová výbava pro realizaci útoků postranními kanály (M, 2019)
  • Martin Mašek: Influence of fault-injection prevention of hardware implementation of AES on its resistance against power analysis attacks / Vliv obrany hardwarové implementace AES vůči fault-injection útokům na její odolnost před útoky rozdílovou odběrovou analýzou (B, 2018)
  • Ondřej Semrád: Differential Power Analysis Attack on AES Implementation in Xilinx FPGA / Útok rozdílovou odběrovou analýzou na implementaci algoritmu AES na platformě Xilinx (B, 2017)
  • Jan Říha: Side channel attack on AES Implementation in Altera FPGA / Útok postranními kanály na implementaci algoritmu AES na platformě Altera (B, 2017)
  • Lukáš Mazur: Side channel analysis of cryptographic algorithms implementations / Útoky postranními kanály na implementace kryptografických algoritmů (B, 2017)
  • Jan Severyn: Side channel analysis of cryptographic algorithms implementations / Útoky postranními kanály na implementace kryptografických algoritmů (B, 2017)